

флэш-памяти. Это направление, возникнув сравнительно недавно, в 80-е годы XX века, в наши дни пользуется заслуженной популярностью. Флэш-память применяется практически во всех средствах вычислительной техники и обработки информации (от суперкомпьютеров и до компактных и сверхкомпактных ЭВМ, смартфонов, цифровых фотоаппаратов и т.д.) в качестве недорогого и емкого хранилища информации. С каждым годом емкость и быстродействие таких устройств неуклонно растут, при этом геометрические размеры и цена элементов флэш-памяти постоянно снижаются. Развитие технологий и, в частности, нанотехнологий уже в ближайшем будущем должны еще в большей степени ускорить эти процессы.

Список литературы

1. maxflash.net – (раздел "Все о флэш-памяти").
2. ixbt.com – (раздел "Комплекующие и технологии ЭВМ").
3. Flashboot.ru – (раздел "Работа с USB флэш как с жестким диском").
4. www.21mm.ru – (раздел "Почему флэшка помнит?").
5. www.icompas.ru – (раздел "Все о флэш – технологиях").
6. Pavan P., Bez R., Olivo P., Zanoni E. Flash Memory Cells-An Overview. Proceedings of the IEEE. Vol. 85. No. 8. August 1997.
7. Visconti A. Memorie Non Volatili. STMicroelectronics Central R&D – Non – Volatile Memory Process Development, Padova, a.a. 2001-2002.
8. Нойман Х. Автоэлектронная эмиссия полупроводников. Пер. с нем. М.: 1971.

Шурыгин Виктор Александрович – канд. техн. наук, доцент, Васильев Николай Петрович – канд. техн. наук, доцент, Макаров Виктор Валентинович – канд. техн. наук, доцент кафедры "Компьютерные системы и технологии" Национального исследовательского ядерного университета "МИФИ". Контактный телефон(495)323-92-83. E-Mail: nick@mephi.ru

Мультиядерные процессоры в промышленной автоматизации.

Часть 1: мультиядерность и виртуализация

П.Б. Панфилов (МИЭМ), Д.В. Пономарев (Binghamton University)

Законы физики и экономики заставляют разработчиков и производителей процессоров искать новые пути повышения их производительности. Одним из таких путей, который может оказаться особенно полезным для приложений промышленной автоматизации, является реализация концепции мультиядерности, то есть проектирование микросхем, объединяющих внутри два или более в значительной степени независимых исполнительных (вычислительных) узла. Ожидается, что системы управления на базе мультиядерных процессоров получат более высокую вычислительную мощность, надежность и более низкую общую стоимость, чем аналогичные одноядерные решения. В статье представлен краткий анализ причин начала разработки мультиядерных процессоров, исследуются характеристики, которыми должны обладать мультиядерные системы в приложениях промышленной автоматизации. Описываются преимущества, предлагаемые мультиядерными системами приложениям промышленной автоматизации.

Ключевые слова: мультиядерность, виртуализация, приложения промышленной автоматизации.

Введение

Инновационные технологии в области вычислительных систем воздействуют на рынок встраиваемых систем и предоставляют производителям устройств для сектора промышленной автоматизации серьезные возможности по развитию как их технических решений, так и бизнеса в целом. Умение воспользоваться преимуществами мультиядерных процессоров и технологий виртуализации может обеспечить серьезную базу для получения конкурентных преимуществ [1].

Доступность мультиядерных процессоров приводит к наиболее серьезному прорыву на рынке встроженных систем за последние годы, а также представляет собой одну из самых главных возможностей в повышении не только вычислительной мощности средств автоматизации, но и их надежности без увеличения стоимости новых технических решений.

Виртуализация – это технология, которая обеспечивает способность реализовать множество виртуальных машин на одной и той же физической вычислительной плате на основе абстрагирования процессорных ядер, памяти и устройств нижнего (физического) уровня.

Мультиядерность и виртуализация предоставляют возможности увеличения производительности, энергоэффективности и снижения затрат на материалы и операционные нужды за счет консолидации аппаратного обеспечения, а также позволяют наращивать приложения более эффективным по стоимости образом в течение всего "жизненного цикла" системы. Консолидация предполагает объединение в одном модуле того, что обычно было представлено множеством независимых устройств, выполняющих отдельные приложения.

Комбинация мультиядерности и технологий виртуализации может помочь производителям оборудования в решении задач промышленного контроля и автоматизации ТП различных отраслей промышленности, включая энергетику и транспорт, защитить их инвестиции в разработки новых решений. Эти технологии увеличивают производительность компьютерных систем, позволяют им одновременно и безопасным образом выполнять больше приложений, обеспечивают защищенность данных, масштабируемость и сертифицируемость решения. Высокая производительность мультиядерных процессоров может быть также использована

для консолидации приложений управления и сбора данных, визуализации и защиты информации в сети в рамках одной вычислительной платы при минимальных изменениях в ПО. Более того, программный слой виртуализации может защитить инвестиции в ПО за счет снижения непосредственной зависимости от оборудования. Разработчики могут легко портировать и развивать систему на устройствах с новой архитектурой при более эффективном управлении миграцией систем на коммерчески доступные (англ. COTS) технологии. Мультиядерные архитектуры микропроцессоров и технологии виртуализации предоставляют новые возможности при разработке промышленных и критических по безопасности приложений, помогают избежать неожиданных программных взаимодействий и внешних воздействий и проникновений. Кроме того, растет влияние регулирующих органов посредством стандартов, связанных с безопасностью (например, таких как IEC 61508, CENELEC 50128, ISO 26262 и IEC60880/62138), и дополнительных отраслевых промышленных стандартов в области энергетики, транспорта, автоматизации и управления процессами.

Мультиядерность и виртуализация

В течение многих лет электронной промышленности удавалось снижать размеры элементов и размещать все больше транзисторов на той же площади микросхемы. Это стало основой закона Мура, представляющего собой результат эмпирического наблюдения о том, что число транзисторов на микросхеме удваивается каждые 18...24 мес. Дополнительным плюсом этого закона является то, что транзисторы меньшего размера работают более быстро на более высоких частотах. А в результате достигается все большая вычислительная мощность микропроцессоров при снижении относительной стоимости в пересчете на один транзистор.

Однако на рубеже столетий этот прогресс вошел в противоречие с законами физики. Проблема заключается в том, что уменьшение размеров элементов происходит во всех трех измерениях. В конце концов различные слои микросхемы становятся слишком тонкими, что приводит к повышению энергоемкости процессоров и их перегреву. Если бы данная тенденция продолжилась, то, как говорят некоторые прогнозы, электронные микросхемы стали бы излучать столько же энергии (если брать на единицу площади), как поверхность Солнца. Другими препятствиями к продолжению развития в данном направлении стали разность в скорости работы между микросхемами процессоров и памяти, а также сложности в реализации все большего параллелизма обработки данных на одном процессорном ядре.

Электронная промышленность должна была найти пути продолжения роста производительности процессоров и преодоления перечисленных проблем. Решением, принятым на вооружение компанией Intel и другими производителями микросхем, стало размещение двух и более исполнительных ядер на каждой микросхеме. Каждое ядро является в значительной степени независимым процессором, хотя и с разделением некоторых ресурсов с соседями. Например, в случае мультиядерной реализации процессора, предложенной компанией Intel, разделяемые ресурсы включают кэш-память уровня L2. Динамическое распределение




Рис. 1. Структура двухядерного процессора

этой быстрой памяти между ядрами при том, что у каждого ядра есть своя выделенная кэш-память уровня L1, позволяет процессорам компании Intel значительно снизить запыздывание при работе с памятью и улучшить общую производительность системы.

Рис. 1 иллюстрирует структуру простого двухядерного процессора. Каждое ядро имеет центральное процессорное устройство (ЦПУ) и кэш L1. Оба ядра разделяют кэш L2 и подсистему (оперативной) памяти ОЗУ.

Значения, указанные слева от блок-схемы процессора на рисунке показывают "стоимость" доступа к данному ресурсу для каждого ЦПУ. Например, будем говорить, что доступ ЦПУ к локальному кэшу первого уровня L1 требует одного процессорного цикла. Если имеет место ситуация "промаха" кэша (когда нет искомого элемента данных в кэше), то ЦПУ должен обращаться за данными в кэш второго уровня L2, что "стоит" ему около 12 процессорных циклов. В случае "промаха" кэша L2 ЦПУ должен обращаться ниже в память ОЗУ, что "стоит" ему около 100 циклов. Заметим, что эти цифры неабсолютно точные и варьируются для различных процессоров, однако порядок величин соответствует действительности. Важным моментом здесь является то, что чем дальше приходится ЦПУ обращаться за искомыми данными, тем больше времени требуется для их пересылки.

Микросхема с двумя ядрами обеспечивает почти двукратное увеличение вычислительной мощности по сравнению с одноядерной реализацией при условии, что ПО правильно сконфигурировано для максимального использования преимуществ мультиядерности и снижения конкуренции многопоточковыми процессами на каждом ядре за разделяемые ресурсы, такие как кэш L2 и подсистема памяти ОЗУ. Конкуренция за разделяемые ресурсы может представлять серьезную проблему для разработчиков приложений, особенно многопоточковых, как это и есть в случае систем промышленной автоматизации [2].

Реальное увеличение вычислительной мощности в двухядерном процессоре оказывается несколько меньшим, чем двукратное из-за накладных расходов, связанных с управлением работой ядер. Каждая микросхема

процессора, например, содержит компоненты логики для координации работы ядер и максимизации использования ресурсов процессора. Эта координация, конечно же, потребляет определенное число процессорных циклов и отнимает их от других задач. Однако даже при добавлении в процессорную архитектуру этой сложной логики управления общие выгоды от использования мультиядерности значительны. Получаемый рост вычислительной мощности в пересчете на 1 Вт потребляемой энергии, а также простота координации работы ядер показывают лучший результат, чем эквивалентная вычислительная конфигурация на основе двух независимых процессоров. Кроме того, коммуникации между ядрами оказываются более эффективными и надежными, чем это могло быть между независимыми процессорами, поскольку теперь проводники между двумя ядрами не являются внешними для микросхемы, а, наоборот, интегрированы на ней.

Таким образом, помимо повышения общей производительности вычислений мультиядерные процессоры предлагают разработчикам приложений целый ряд дополнительных ключевых преимуществ:

- упаковка большей вычислительной мощности в одной микросхеме уменьшает размеры элементов вычислительной системы;
- физически близкое размещение элементов друг к другу сокращает путь передачи сигналов между ядрами, и пересылка данных становится быстрее и надежнее;
- чем меньше вычислительных элементов и чем меньше их размеры, тем меньше вес системы;
- мультиядерные процессоры

выполняют большее число инструкций за один процессорный цикл, соответственно ядра могут работать на меньших частотах, что означает меньшее потребление энергии и меньший нагрев системы.

Тенденция в направлении использования мультиядерных процессоров уже активно развивается: по данным компании Intel поставки двуядерных и четырехядерных процессоров уже превышают по объему поставки одноядерных процессоров.

Виртуализация обеспечивает способность выполнения множества ОС РВ и общего назначения (ОС ОН) на одном и том же устройстве (рис. 2) [1]. Виртуализация реализуется гипервизором, который выполняет супервизорные функции по защите ОС друг от друга и обеспечению мер по разделению приложений, которые могут быть усилены для повышения надежности, защищенности и безопасности системы. Это позволяет каждому приложению развиваться независимо, что снижает стоимость "жизненного цикла" устройства.

Преимущества мультиядерных процессоров для приложений автоматизации

Приложения промышленной автоматизации прекрасно подходят к максимально полному использова-

нию преимуществ от применения мультиядерных процессоров [3]. И, прежде всего, потому что мультиядерные процессоры потребляют меньше энергии при одновременном обеспечении большей вычислительной мощности, если измерять это в числе выполняемых инструкций при пересчете на 1 Вт потребляемой энергии. Поскольку промышленные системы являются "безвентиляторными", то снижение потребления энергии делает более простым реализацию пассивного контроля температуры. Другой причиной является то, что мультиядерные процессоры по своей природе являются более надежными, чем эквивалентные им по вычислительным возможностям подходы на основе использования двух совершенно отдельных микросхем. Два ядра взаимодействуют по шине на самой микросхеме. Таким образом, нет ни вычислительной сети типа Ethernet, ни какого-либо другого внешнего (проводного или беспроводного) соединения, которое может быть (потенциально) повреждено. Временное упорядочение событий и синхронизация между ядрами являются более простыми и надежными.

Использование микросхемы с двумя ядрами зачастую оказывается более дешевым решением, чем использование двух отдельных микросхем. Большая часть экономии средств возникает здесь из-за того, что две отдельные микросхемы имели бы свои собственные проводные соединения, пространство на плате и поддерживающую их электронику. Все эти затраты нивелируются при использовании мультиядерного подхода.

И, наконец, надо отдельно рассмотреть ПО. Неоднократно

случались срывы системы автоматизации по причинам, не связанным с основной задачей системы. Например, вполне возможна ситуация, когда управление металлической болванкой и соответствующим роботом-манипулятором на конвейере не представляет никакой проблемы для процессора. А вот такие вычислительные нагрузки, как коммуникации с центральным сервером для отправки отчетов о событиях, интерфейс оператора на базе электронных таблиц, обслуживание сетевых запросов или другие "неосновные" задачи системы могут оказаться как раз тем, что замедляет отклик системы.

Именно в подобных ситуациях мультиядерные процессоры действительно демонстрируют свои преимущества. Из-за того, что в наличии есть два или более ядер, одно из них может быть назначено для выполнения задач РВ, тогда как остальные могут отвечать за обработку других запросов. Таким образом, работы масштаба РВ получают детерминированный отклик, тогда как другие типы запросов будут обслуживаться менее предсказуемым (менее детерминированным по времени) образом. На самом деле такая сегментация обеспечивает множество преимуществ, обычно ассоциируемых с использованием выделенной системы для задач




Рис. 2. Виртуализованная система

автоматизации при одновременном предоставлении услуг по поддержке сетевых коммуникаций, офисных приложений и т.п., которые обычно рассматриваются как задачи для стандартного процессора.

Синхронность или асинхронность

Назначение конкретного ядра конкретной задаче может выполняться автоматически ОС или принудительно (вручную) человеком-оператором или разработчиком системы автоматизации. В первом случае проблема разбиения задач по ядрам может быть упрощена за счет назначения приоритетов задачам или процессам. Второй подход в некоторых случаях может оказаться предпочтительным, так как в этом случае ресурсы процессора выделяются известным образом, который не меняется с изменением вычислительной нагрузки на процессор или последовательности подачи на процессор различных нагрузок-задач. Выбор наилучшего решения по загрузке ядер процессора будет всегда зависеть от конкретной ситуации. В общем случае, это решение может принадлежать к категории асимметрической (англ. Asymmetric Multiprocessing, AMP) или симметрической мультиобработки (англ. Symmetric Multiprocessing, SMP) данных. В первом случае каждое ядро имеет копию ОС РВ и некоторый набор прикладного ПО, выполняемого на нем. Во втором случае одна копия ОС РВ управляет вычислениями на всех ядрах [4].

В некоторых промышленных приложениях переход на мультиядерность в основном связан с поиском параллелизма в решаемой проблеме автоматизации. Для выполнения на мультиядерном процессоре последовательная программа декомпозируется на потоки вычислений — индивидуальные вычислительные задачи, — некоторые из которых могут выполняться в параллель одновременно на различных ядрах процессора. В аппаратном плане ядра процессора являются совершенно идентичными, и ОС рассматривает все ядра как абсолютно эквивалентные. Во время выполнения программы ОС решает, какие потоки выполнять на каких ядрах и в каком порядке в зависимости от времени прогона. Это так называемая синхронная мультиядерная обработка данных.

Синхронная мультиядерность, использующая методы параллельного программирования, часто является выбором номер один для достижения новой, более продвинутой функциональности приложения, когда в систему автоматизации добавляются дополнительные средства проверок на безопасность и интеллектуальные обработчики нестандартных воздействий. Синхронные мультиядерные системы также являются вероятным выбором при проектировании приложений, требующих использования и переноса на новую платформу большого объема уже существующего ранее разработанного кода. В этом случае основная (оперативная) память системы обычно разделяется ядрами в симметричной архитектуре. Желание использовать существующий код может быть мотивировано как соображениями эффективности работы, так и попытками избежать повторной сертификации всей системы автоматизации

или ее критических процессов, что зачастую является обычным случаем в зарегулированных отраслях промышленности (таких как, например, фармацевтическая).

Асинхронные мультиядерные конфигурации, с другой стороны, зачастую являются предпочтительным решением, когда осуществляется комбинирование несоизмеримой функциональности в одном приложении, где мультиядерная система может быть применена как контроллер дискретных процессов или как встроенная система. В промышленных системах автоматизации и на транспорте существуют строгие требования РВ. Эти приложения являются объектом для асинхронных проектов систем АМР-архитектуры, в которых ядра работают в значительной степени независимо, зачастую с использованием собственных выделенных систем памяти, но могут обмениваться данными при необходимости через механизмы передачи сообщений.

Подводя черту, можно утверждать, что мультиядерные процессоры лучше приспособлены для "безвентиляторной" среды промышленной автоматизации, чем отдельные микропроцессоры, предлагающие эквивалентную вычислительную мощность. Мультиядерный подход является также более надежным и менее затратным, при этом обеспечивая лучшую производительность и предсказуемость отклика системы. Следовательно, в приложениях промышленной автоматизации системы на базе процессоров с несколькими ядрами имеют ряд существенных преимуществ над одноядерными решениями.

Выбор и разработка мультиядерных процессоров для задач автоматизации

Выбор конкретной наилучшей процессорной технологии, конечно же, зависит от приложения. Возможно множество различных реализаций мультиядерных процессоров, но все они, особенно те, которые предназначены для приложений автоматизации, должны обладать определенными свойствами. Например, для приложений автоматизации предпочтительны встроенные процессоры с минимальным потреблением энергии, длительным "жизненным циклом" продукта по сравнению с обычными "бытовыми" устройствами, с расширенным температурным рабочим диапазоном.

Например, в случае решений, предлагаемых компанией Intel, удовлетворение этих требований выполняется на основе использования встраиваемых мультиядерных процессоров, производство которых осуществляется с использованием 65- и 45-нанометровой технологии. При этом особенностью 45-нанометровой технологии является использование новой структуры транзистора на основе хафния, что удваивает плотность размещения транзисторов и, как следствие, позволяет увеличить на 50% размер кэш-памяти на микросхеме, что серьезно снижает запаздывание при операциях с памятью и одновременно увеличивает скорость и реактивность микросхемы. Процессоры, построенные по 65-нанометровой технологии, рассеивают всего 9 Вт энергии, что важно как для потребления энергии, так и общей тепло-

вой нагрузки системы. Поскольку используемые в приложениях промышленной автоматизации системы электроники являются, как правило, "безвентиляторными", то они должны использовать пассивное охлаждение. Таким образом, рассеивание тепла, требуемое для всех компонент, должно учитываться при проектировании системы. Скорость ядер процессора достигает "все-го лишь" 2,2 ГГц, тогда как с более высокими скоростями связывают большие величины рассеивания тепловой энергии. Эти ядра демонстрируют также лучшую производительность, что является ключевым моментом при выборе процессорных решений для определенных приложений промышленной автоматизации [3].

Если требуется разработка заказной мультиядерной процессорной архитектуры, специально сконфигурированной и настроенной на конкретную прикладную область, производственную задачу или объект управления (как это бывает, например, в случае встроенных систем с повышенными требованиями надежности, безопасности и защищенности или когда коммерчески доступные процессорные решения нельзя использовать по условиям проекта) приходится применять специальные инструментальные средства разработки, моделирования и отработки микропроцессорных архитектур, в основе которых находятся мощные средства имитационного моделирования работы процессорного конвейера и систем иерархической памяти на чипе.

Существует большое число имитационных моделей процессоров уровня одного процессорного цикла, подробный анализ которых будет представлен во второй части данной статьи. Здесь же кратко остановимся на двух комплексах открытого ПО имитационного моделирования высокопроизводительных мультиядерных микропроцессоров (включая механизмы динамического планирования выполнения команд и сложные, многоуровневые системы памяти), в разработке, использовании, анализе и доработках которых принимают участие коллективы исследователей Московского государственного института электроники и математики (технического университета) (МИЭМ) и Университета штата Нью-Йорк в г.Бингхэмтоне, США (Binghamton University) под руководством авторов статьи. Первый комплекс – M-Sim [5] – представляет собой функциональное расширение известного пакета имитационного моделирования SimpleScalar [6], которое обеспечивает поддержку имитации одновременного выполнения множества потоков вычислений ("нитей") внутри процессорного ядра, а также имитационное моделирование мультиядерных архитектур с разделяемыми иерархиями кэшей. Второй комплекс – PTLsim [6] – первый и единственный из находящихся в открытом доступе имитаторов суперскалярных процессоров, одновременно являющийся виртуальной вычислительной машиной с изменением порядка исполнения микроопераций (англ. Out-of-order, OOO) для архитектур наборов инструкций x86 и x86-64 ISA.

Комплекс M-Sim – это имитатор пакетного режима работы, который достаточно точно моделирует все ключевые ресурсы процессора, включая таблицы пе-

реименования (регистров), очереди инструкций, буферы изменения порядка исполнения (инструкций), регистровые файлы, исполнительные блоки, предсказатели переходов и кэши. В настоящее время он поддерживает исполнение двоичных кодов платформы Alpha EV6 и может выполнять тестовую программу SPEC 2006 вплоть до ее завершения. В течение каждого цикла имитации вычисляется большой объем статистики выполнения тестовой программы на имитаторе.

Комплекс PTLsim моделирует современное суперскалярное процессорное OOO-ядро для архитектуры набора инструкций x86-64 с конфигурируемым уровнем детальности в диапазоне от моделей "уровня регистровых передач" (англ. RTL) для всех ключевых структур процессорного конвейера, кэшей и функциональных устройств и вплоть до "естественного" выполнения (модели) "на полной скорости" на ЦПУ головной машины имитатора. Последняя версия ПО PTLsim включает также поддержку имитации многопоточковых вычислений. Для обеспечения точных и быстрых имитаций комплекс PTLsim использует естественный режим выполнения команд, который серьезно ускоряет моделирование на микроархитектурном уровне за счет пропуска "не особенно важных" частей кода. ПО PTLsim выполняется непосредственно на той же самой вычислительной платформе, которую оно и имитирует (машина x86 или x86-64 с ОС Linux), с возможностью переключения между режимом полносистемной имитации (с исполнительным OOO-ядром) и режимом "естественных" вычислений (на реальном процессоре), когда переключение режимов реализовано совершенно "прозрачно" (незаметно) для выполняемого кода пользователя. С момента своего выпуска в ноябре 2005 г. пакет PTLsim за короткое время был быстро принят на вооружение многими университетами и компаниями электронной промышленности. Продукт используют более 200 индивидуальных исследователей, на его основе выполняется целый ряд серьезных проектов в университетах США (UCLA, UCSB, Northwestern University, MIT, University of Wisconsin), Европы (Политехнический Университет Каталонии – UPC, Барселона, Испания, Университет Гента, Бельгия) и Индии (Индийский Институт Науки, Бангалор). Некоторые исследовательские группы внутри компании Intel тоже используют пакет PTLsim.

ПО PTLsim написано на современном языке высокого уровня на базе шаблонов C++, что обеспечивает быстроту и простоту расширения кода с минимальными накладными расходами для производительности. Для проведения экспериментов пакет PTLsim предоставляет множество разнообразных дополнительных инструментов исполнительного OOO-ядра, включая несколько видов механизмов повторного прогона инструкций и обширную детальную иерархию кэшей и средства для постановки "контрольных" точек в код имитатора и прогноза значений, и является "контейнером" для других новых микроархитектурных методов, которые были предложены или уже используются для повышения производительности. Многие структуры в ПО PTLsim моделируются на уровне регистровых пере-

дач (RTL), включая очереди выдачи инструкций и ключевые части конечного автомата кэша. Это позволяет проводить детальные исследования потребления энергии на уровне отдельных битов памяти и шаблонов данных, что невозможно при использовании большинства других средств имитационного моделирования.

В настоящее время американский коллектив исследователей находится в процессе завершения разработки мультиядерной версии системы PTLsim, которая поддерживает имитацию мультиядерных архитектур с когерентными кэшами и моделирует все детали протокола когерентности [8]. Одновременно российским коллективом исследователей разрабатываются средства визуализации данных экспериментов с имитационными моделями мультиядерных процессоров для обоих имитационных комплексов M-Sim и PTLsim [9]. Предполагается нарастить возможности существующих самых современных имитаторов процессоров уровня одного цикла средствами визуализации для обеспечения визуальной инспекции и анализа процессорного конвейера (или множества конвейеров в случае мультиядерных архитектур) в реальном (или управляемом) масштабе времени.

Заключение. Что день грядущий нам готовит?

Проекты мультиядерных микропроцессоров начались как ответ на фундаментальные реалии законов термодинамики. За свою относительно короткую историю они были адаптированы для решения широкого спектра проблем, которые включают все от суперкомпьютеров до "систем на чипе" (англ. System on Chip, SoC). Отрасль промышленной автоматизации не является исключением. Мультиядерные системы уже появились в производственных цехах.

Естественный вопрос, который возникает при обсуждении перспектив на будущее, касается числа ядер в следующих поколениях микросхем. Ясно, что два ядра — это не предел. Уже ведутся работы над реализацией систем на базе процессора Core 2 Quad компании Intel, который содержит четыре процессорных ядра и производится с использованием самой современной 45-нанометровой полупроводниковой технологии. Этот процессор обеспечивает почти удвоенную производительность по сравнению со своим двухядерным предшественником. Однако число ядер не остановится на четырех или даже восьми. Компании полупроводниковой индустрии уже продемонстрировали микросхемы с 48 и даже 80 ядрами, способными обеспечить производительность в размере одного триллиона операций с плавающей запятой в секунду. За пределами подобных тестовых терафлоповых микросхем находятся планы производства микросхем с аналогичным уровнем производительности. Ведутся также разговоры о микросхе-

мах с сотнями ядер, хотя они могут и не появиться в реальной жизни в течение ближайших нескольких лет.

Для приложений автоматизации будущее действительно выглядит как реализация решений на основе сегментации проблемы на задачи с их последующим решением на множестве ядер. Поскольку задачи автоматизации зачастую могут быть разделены на категории задач РВ и нереального времени, то приложения автоматизации естественным образом подходят к использованию такого подхода. Чтобы воспользоваться преимуществами мультиядерных процессорных архитектур потребуются самым тщательным образом выбирать правильное аппаратное и программное обеспечения для наилучшего соответствия конкретному приложению.

Работа поддержана грантом Минобрнауки РФ в рамках федеральной целевой программы "Научные и научно-педагогические кадры инновационной России" на период 2009-2013 гг. (по лоту 1 "Проведение научных исследований коллективами под руководством приглашенных исследователей в области технических и инженерных наук", шифр "2010-1.5-507-001", г/к № 02.740.11.5125).

Список литературы

1. Applying Multi-core and Virtualization to Industrial and Safety-Related Applications. Intel.com, White Paper, July 6, 2010.
2. King T. Delivering Multi-Core Performance to DO-178B Certifiable Applications. EETimes.com, White Paper, September 2010.
3. Wilhite J., Yeh T. Divide and Conquer: Multi-Core Processors and Automation Applications. Advantech.com/eAutomation, White Paper, May 23, 2009.
4. Weil M. Multi-core Arrives for Work on the Shop Floor. Automation World, April 2010.
5. Sharke J. M-Sim: A Flexible, Multithreaded Architectural Simulation Environment. Tech Report CS-TR-05-DP01, Dept. of C.S., State Univ of New York at Binghamton, Oct 2005. Software distribution available at <http://www.cs.binghamton.edu/~jsharke/m-sim/>.
6. Austin T., et al. SimpleScalar: An Infrastructure for Computer System Modeling. IEEE Computer, February 2002. (<http://www.simplescalar.com>)
7. Yourst M. PTLsim: A Cycle Accurate Full System x86-64 Microarchitectural Simulator. International Symposium on Performance Analysis of Systems and Software (ISPASS). 2007.
8. Hui Zeng, Matt Yourst, Kanad Ghose and Dmitry Ponomarev. MPTLsim: A Simulator for x86 Multicore Processors. In Proc. of the 46th Design Automation Conference (DAC-2009), San Fransisco, July 2009.
9. Пономарев Д.В., Панфилов П.Б., Саксонов Е.А., Трубочкина Н.К. Использование визуализации для исследований и обучения в области компьютерных архитектур // Материалы междунар. научной конф. "Новые информационные технологии и менеджмент качества" (NIT&QM'2010). ФГУ ГНИИ ИТТ "Информика". М.: ООО "Арт-Флэш". 2010.

Панфилов Петр Борисович — канд. техн. наук, доцент, профессор кафедры "Вычислительные системы и сети"

ГОУ ВПО "Московский институт электроники и математики (технический университет)",

Пonomarev Дмитрий Вячеславович — ассоциированный профессор департамента компьютерных наук

Университета штата Нью-Йорк в г.Бингхэмтоне.

Контактный телефон (495)916-89-09. E-mail: panfilov@miem.edu.ru dima@cs.binghamton.edu